

DATA DECODING SYSTEM

Patent Number: JP58161547
Publication date: 1983-09-26
Inventor(s): YAMAUCHI KEIICHI
Applicant(s): PIONEER KK
Requested Patent: ☐ JP58161547
Application Number: JP19820043802 19820319
Priority Number(s):
IPC Classification: H04L1/10
EC Classification:
Equivalents: JP1895809C, JP4042854B

Abstract

PURPOSE:To prevent an erroneous correction, by discriminating the coincidence between the point obtained by an internal code and the error position obtained by an external code and counting the number of pointers to control the correction of an error with the number of pointers.

CONSTITUTION:The detection or correction is carried out for an error by a decoding circuit 5 of internal codes, and the data obtained after the correction or detection and a pointer showing whether the data is wrong are generated. The deinterleaving is carried out by a deinterleaving circuit, and the point and data obtained after the deinterleaving are fed to an external code decoding circuit 7. The data fed to the circuit 7 is sent to a syndrome generating circuit 10; while the point is fed to a counter 15, an OR circuit 19 and a coincidence discriminating circuit 13 respectively. The counter 15 counts the number of 1 of a pointer, and this count value is fed to a control circuit 16. The circuit 13 decides whether 1 of the pointer is set up at error positions *alpha and alpha* and then sends this result of decision to the circuit 16. As a result, the correction data is delivered from an adder circuit 17 of modulo 2, and the error position information is delivered from a gate 18.

Data supplied from the esp@cenet database - I2

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭58—161547

⑤ Int. Cl.³
H 04 L 1/10
// G 11 B 5/09

識別記号

庁内整理番号
6651—5K
8021—5D

⑬ 公開 昭和58年(1983)9月26日

発明の数 2
審査請求 未請求

(全 9 頁)

⑭ データの復号化方式

⑮ 特 願 昭57—43802

⑯ 出 願 昭57(1982)3月19日

⑰ 発 明 者 山内慶一

所沢市花園4丁目2610番地バイ

オニア株式会社所沢工場内

⑱ 出 願 人 バイオニア株式会社

東京都目黒区目黒1丁目4番1号

⑲ 代 理 人 弁理士 藤村元彦

明 細 書

1. 発明の名称

データの復号化方式

2. 特許請求の範囲

(1) 外部符号及び内部符号を有する二重符号化されたデータの復号に際し、内部符号により少くとも誤り検出を行い誤りの有無に対応したポイントを発生して前記ポイントを誤り位置情報として利用し、外部符号により少くとも誤りの訂正を行う如きデータの復号化方式であって、前記内部符号で得られた誤りを示すポイントと前記外部符号で独自に2つの誤りを訂正する時に得られる2つの誤り位置とが2つ共不一致の場合には、前記誤りを示すポイントの数を数えてその数が前記外部符号で検出誤りを発生する可能性のある誤りの数の最小値から2を減じた数以上ならば外部符号による訂正を行わないで前記ポイントを外部符号の最終的な誤り位置情報とし、前記最小値から2を減じた数より小さい時には対応するデータブロック

クがすべて誤りと見做し、前記ポイントと前記2つの誤り位置とが1つだけ一致している時には前記誤りを示すポイントの数を数えその数が前記最小値から1を減じた数以上であれば外部符号により訂正を行わずに前記ポイント若しくは前記ポイントと前記外部符号により得られた2つの誤り位置との論理和を最終的な誤り位置情報とし、前記最小値から1を減じた値よりも小なる時には外部符号で訂正を行うか対応するデータブロックがすべて誤りと見做し、前記ポイントと前記2つの誤り位置とが2つ共一致している場合には前記ポイントの数が前記最小値以上であれば外部符号による訂正を行わずに前記ポイントを最終的な誤り位置情報とし、前記最小値より小なる場合には外部符号により訂正を行うようにしたことを特徴とするデータの復号化方式。

(2) 前記誤りを示すポイントの数を計数するためのカウンタを備え、この誤りを示すポイントと前記外部符号で得られる2つの誤り位置とが一致しているか否かを判別する一致判別回路を備え、前

記判別回路による判別の結果2つ共不一致の時には前記カウンタ内容を2つ増加させ、1つだけ一致している時には前記カウンタ内容を1つ増加させ、前記カウンタの内容により誤り訂正を制御することを特徴とする特許請求の範囲第1項記載の方式。

(3) 外部符号及び内部符号を有する二重符号化されたデータの復号に際し、内部符号により少くとも誤り検出を行い誤りの有無に対応したポイントを発生して前記ポイントを誤り位置情報として利用して、最大4つの誤り訂正可能なリード・ソロモン符号を用いた外部符号により誤り訂正を行う如きデータの復号化方式であって、前記外部符号で復号する際に前記内部符号で発生した誤りを示すポイントの数を数えこのポイントと外部符号で独自に2つの誤りを訂正可能な時に得られる2つの誤り位置とが2つ共不一致の場合には、前記ポイントの数に2を加算し、1つだけ一致している場合には前記ポイントの数に1を加算し、また外部符号で2つの誤り訂正ができない時には前記

ポイントの数に2を加算し、これら加算処理後のポイントの数を最終的なポイント数とし、2の加算が行われた時には前記最終的なポイント数が前記外部符号で検出誤りを発生する可能性のある誤りの数の最小値以上の場合訂正を行わず、前記内部符号で得られたポイントを最終的な誤り位置情報とし、前記最終的なポイント数が前記最小値より小さい場合対応するデータブロックをすべて誤りと見做し、2の加算が行われない時には前記最終的なポイントの数が前記最小値以上の場合訂正を行わず、前記内部符号で得られたポイントと前記外部符号で得られた2つの誤り位置との論理和を最終的な誤り位置情報とし、前記最終的なポイントの数が前記最小値より小であれば訂正を行うことを特徴とするデータの復号化方式。

(4) 前記ポイントの加算において、1の加算が行われた時には前記ポイントの数が前記最小値以上の場合、訂正を行わないで前記内部符号で得られたポイントと前記外部符号で得られた2つの誤り位置との論理和を最終的な誤り位置情報とし、

前記ポイントの数が前記最小値より小であれば対応するデータブロックをすべて誤りと見做し、前記ポイントの加算において加算処理が行われない時には前記ポイントの数が前記最小値以上の場合前記ポイントを最終的な誤り位置情報とし、前記ポイントの数が前記最小値より小なる場合訂正を行うことを特徴とする特許請求の範囲第3項記載の方式。

(5) 前記ポイントの加算において2の加算が行われない時には、前記ポイントの数が前記最小値以上の場合訂正を行わずに前記内部符号で得られたポイントを最終的な誤り位置情報とし、前記ポイントの数が前記最小値より小なる場合訂正を行うことを特徴とする特許請求の範囲第3項記載の方式。

(6) 前記誤りを示すポイントの数を計数するカウンタを備え、この誤りを示すポイントと前記外部符号で得られる2つの誤り位置とが一致しているか否か判別する一致判別回路を備え、前記判別回路による判別の結果2つ共不一致の時には前記

カウンタ内容を2つ増加させ、1つだけ一致している時には1つ増加させ、このカウンタの増加後の内容を最終的なポイント数としたことを特徴とする特許請求の範囲第3項、第4項又は第5項記載の方式。

3. 発明の詳細な説明

本発明はデータの復号化方式に関し、特にデジタルデータの誤り訂正機能を有する符号の復号化方式であって外部及び内部の二段階符号を有する如き符号の復号化方式に関するものである。

この種の符号の復号化方式をなすための装置としては第1図に示す如きものがあり、図においては概略的機能ブロックが示されている。送出されるべきデジタル情報が外部符号の符号化回路1に送られて符号化され、インターリーブ回路2によりデータ配列が並べ換えられる。このインターリーブ出力は、内部符号の符号化回路3において更に符号化されて通信路4へ送出される。

受信側では、この送出データを内部符号の復号化回路5で内部符号の復号化が行われ、デインタ

ーリーブ回路6において再び元のデータ配列に並べ換えられる。そして外部符号の復号化回路7で最終的復号がなされ、受信データとして復調されるものである。一般に、外部符号及び内部符号としてはリード・ソロモン符号、BCH符号、更には内部符号として検出のみを行うCRC符号等が用いられる。

かかる構成において、内部符号の復号回路5ではCRC符号のような誤り検出を行ない、誤りの有無に対応したいわゆるポイントを発生する。このポイントを誤り位置情報として用い、外部符号の復号回路7で誤り訂正を行うものである。例えば、外部符号で次のようなパリティ検査行列を有するとする(リード・ソロモン符号)。

$$H = \begin{bmatrix} 1 & 1 & 1 & \dots & 1 \\ & a & a^2 & \dots & a^{n-1} \end{bmatrix} \quad \dots(1)$$

ここで、 a はガロア体 $GF(2^m)$ 上の原始元であり、 $n \leq 2^m - 1$ とする。外部符号復号回路7に入力されるデータ列(データブロック)を、

$$R = [R_0, R_1, R_2, \dots, R_{n-1}] \quad \dots(2)$$

$$\begin{aligned} e_i &= (a^i \cdot S_0 + S_1) / (a^i + a^j) \\ e_j &= (a^j \cdot S_0 + S_1) / (a^i + a^j) \end{aligned} \quad \dots(7)$$

よって、(7)式より2つの誤りの大きさを求めることができる。

従来例では、内部符号復号回路5で発生したポイントを使用して1及び2つの誤りを訂正する方法が一般的であるが、内部符号の復号回路では完全に誤りを検出することはなく、検出されない誤りが一般には発生する。このため検出されない誤りが発生した時には今述べたようなポイントを使用する訂正では必ず誤って訂正をしてしまう。つまり、検出されないエラーが発生する欠点がある。

外部符号の復号で単独に2つの誤りを訂正できる上述したリード・ソロモン符号はエラーの位置がわかっている時には4つの誤りまで訂正できる。これはイレージャ訂正と呼ばれている。ここで次のようなパリティ検査行列で誤りの検出、訂正を行なうリード・ソロモン符号について、この事を説明する。

とすると、次の2つのシンδροームが発生する。

$$H \cdot R^T = \begin{bmatrix} 1 & 1 & \dots & 1 \\ & a & \dots & a^{n-1} \end{bmatrix} \begin{bmatrix} R_0 \\ R_1 \\ \vdots \\ R_{n-1} \end{bmatrix} = \begin{bmatrix} S_0 \\ S_1 \\ \vdots \end{bmatrix} \quad \dots(3)$$

従って、シンδροーム S_0, S_1 は次式となる。

$$S_0 = \sum_{i=0}^{n-1} R_i, \quad S_1 = \sum_{i=0}^{n-1} a^i \cdot R_i \quad \dots(4)$$

入力された n 個のデータブロック R に一つも誤りが生じてなければ($E=0$)、 $S_0=S_1=0$ となる。1つの誤りがあれば($E=1$)、

$$S_0 = e_i, \quad S_1 = a^i \cdot e_i \quad \dots(5)$$

となり、誤りの位置がわかっている時には、 $S_0 = e_i$ が誤りの大きさとなる。また、 $a^i = S_1/S_0$ より外部符号独自でも誤り位置を検出することができる。

2つの誤りがあり($E=2$)、この誤り位置がわかっている時には、

$$S_0 = e_i + e_j, \quad S_1 = a^i \cdot e_i + a^j \cdot e_j \quad \dots(6)$$

となって、 e_i, e_j が次式のように求まる。

$$H = \begin{bmatrix} 1 & 1 & 1 & \dots & 1 \\ & a & a^2 & \dots & a^{n-1} \\ & 1 & a^2(a^2)^2 & \dots & (a^2)^{n-1} \\ & 1 & a^3(a^3)^2 & \dots & (a^3)^{n-1} \end{bmatrix} \quad \dots(8)$$

外部符号の復号回路で受信されるデータブロック R は(2)式で示されることから、

$$H \cdot R^T = \begin{bmatrix} 1 & 1 & 1 & \dots & 1 \\ & a & a^2 & \dots & a^{n-1} \\ & 1 & a^2(a^2)^2 & \dots & (a^2)^{n-1} \\ & 1 & a^3(a^3)^2 & \dots & (a^3)^{n-1} \end{bmatrix} \begin{bmatrix} R_0 \\ R_1 \\ \vdots \\ R_{n-1} \end{bmatrix} = \begin{bmatrix} S_0 \\ S_1 \\ S_2 \\ S_3 \end{bmatrix} \quad \dots(9)$$

により誤りの検出訂正が行われる。シンδροーム $S_0 \sim S_3$ は、

$$\begin{aligned} S_0 &= \sum_{i=0}^{n-1} R_i, \quad S_1 = \sum_{i=0}^{n-1} a^i R_i, \\ S_2 &= \sum_{i=0}^{n-1} (a^2)^i R_i, \quad S_3 = \sum_{i=0}^{n-1} (a^3)^i R_i \quad \dots(10) \end{aligned}$$

となり、データに1つも誤りがなければ、 $S_0=S_1=S_2=S_3=0$ となる。このシンδροームから2つの誤り訂正が可能である。

また、誤り位置が判っている時には、4つの誤りまで訂正できる。このイレージャ訂正だけを行った時には、内部符号で発生した検出されない誤りがそのまま通過するので、外部符号で単独に誤りの検出訂正を行った方が検出能力が更に向上し、訂正能力も上がる。しかし、単純に2つの誤り訂正を行ったのでは、誤った訂正を行う可能性があるのですべての2つの誤り訂正を行うことができないことになる。

本発明は上述した従来の欠点を排除するためになされたものであって誤り検出能力及び誤正能力を向上させ得るデータ復号化方式を提供することを目的とする。

本発明によるデータ復号化方式は、内部符号で発生したポイントと外部符号で発生した誤り位置とが一致するかどうか更にはポイントの数の判定を行ってこの一致及び数の判別に応じて誤り訂正をコントロールするようにしたことを特徴としている。

以下、この発明の一実施例を図に基づいて説明

られる。

外部符号回路7に入力されたポイントは、カウンタ15と、OR回路16と、一致判別回路13へ送られる。カウンタ15ではポイントの1の数をカウントしそのカウント値を制御回路16に送る。一致判別回路13では、 a^i, a^j 生成回路11で生成された誤りの位置 a^i と a^j のところにポイントの1が立っているか立っていないかの判定を行ない、その結果を制御回路16に送る。

制御回路16では、カウンタ15のカウント値と一致判別回路13の判定結果から、訂正を行なうのであればANDゲート14に1を送り、訂正を行なわないのであればゲート14に0を送る。訂正が行なわれる時には、誤り位置 a^i, a^j に相当するデータがモジュロ2の加算回路17に入力された時に e_i, e_j がゲート14を通過してモジュロ2の加算回路17に入力され、誤ったデータと e_i, e_j とのモジュロ2の加算が行なわれデータが訂正される。データが訂正されない時にはゲート14の出力は0となっているのでデータはそのまま2の加算回路17から出

する。第2図において、内部符号の復号回路5で誤りの検出あるいは訂正と検出が行なわれ、訂正後あるいは検出後のデータと、そのデータが誤りかどうかを示すポイントが発生する。デインタリーブ回路8でデインタリーブが施され、レジスタ回路8及び9にそれぞれポイントとデータがラッチされ、デインタリーブ後のポイントとデータが外部符号の復号回路7に送られる。このデインタリーブとラッチは一般にはRAM(ランダム・アクセス・メモリ)6により行なわれるのが普通である。

外部符号復号回路7に入力されたデータはシンδροーム生成回路10においてシンδροームが生成されこのシンδροームは a^i, a^j 生成回路11と e_i, e_j 生成回路12に送られる。 a^i, a^j 生成回路11で生成された誤りの位置を示す a^i と a^j は一致判別回路13とANDゲート14に送られる。 a^i と a^j の情報は e_i, e_j 生成回路12にも送られ、 e_i, e_j 生成回路12ではシンδροームと、 a^i, a^j より誤りの大きさを示す e_i, e_j を生成し、この e_i, e_j はANDゲート14に送

力される。

又ポイントに関して、制御回路16では、訂正を行なった時にはANDゲート18に0を送りポイントすべて0とする。データブロックをすべて誤りとみなす時にはANDゲート8に1を、ORゲート19に1を送りポイントすべて1とする。 a^i, a^j とのORをとる時にはANDゲート20に1を送りORゲート19に0を送りまたANDゲート18へ1を送りポイントと a^i, a^j とのORをとる。以上の結果が最終的な誤り位置情報となる。

ここでRAM(ランダム・アクセス・メモリ)6を使用する時にはこのポイントの処理は、RAM上での読み出し書き込みで行なわれるのが一般でたとえば、訂正を行なった時データブロックに対応するRAM内のポイントすべて0に書き込み、すべて誤りとみなす時にはすべて1を書き込み、 a^i, a^j のORをとるには、 a^i, a^j に対応するポイントのところに1を書き込む。また一致判別回路13においても a^i, a^j に対応するポイントが1であるかどうかRAMを読み出してラッチするだけで行

なう事ができる。

この発明の基本的な構成、作用は第1図の従来例と同じであり、ここでは内部符号復号回路5では、誤りの検出あるいは検出と訂正を行なって誤りが検出された時には1、誤りが悪いと判断した時には0となるようなポイントを発生する。

このようなものはパリティチェック符号、CRC符号、BCH符号、リード・ソロモン符号等がある。そして、外部符号復号回路7はリード・ソロモン符号で次のパリティ検査行列で復号する。

$$H = \begin{pmatrix} 1 & 1 & \dots & 1 \\ 1 & \alpha & \dots & \alpha^{n-1} \\ 1 & \alpha^2 & \dots & (\alpha^2)^{n-1} \\ \vdots & \vdots & \ddots & \vdots \\ 1 & \alpha^k & \dots & (\alpha^k)^{n-1} \end{pmatrix} \quad \dots (10)$$

外部符号に入力されるデータブロック(データ例)を

$$R = (R_0, R_1, \dots, R_{n-1}) \quad \dots (11)$$

とし、又もとの送られる正しいデータ列を

$$T = (T_0, T_1, \dots, T_{n-1}) \quad \dots (12)$$

とすると通信路で誤りが発生した時には

α^i , と4つのシンδροームより、 e_i, e_j が求められる。

通信路に誤りが無ければ $S_0 = S_1 = S_2 = S_3 = 0$ となるがこのリード・ソロモン符号では、誤りが5ヶ以上ある時には偶然に $S_0 = S_1 = S_2 = S_3 = 0$ となる時があり、これが検出誤りである。これはこのリード・ソロモン符号の符号間の距離が $\alpha = 5$ ($\alpha - 2 = 3$)であるためで誤りが5ヶ以上で他の符号に重なる可能性が生じる。

この検出誤りを生ずる誤りの数の最小値と、誤って訂正する時に生ずる誤りの数の最小値及びその時発生する α^i, α^j との関係には一般に次の関係がある。

$$H = \begin{pmatrix} 1 & 1 & 1 & \dots & 1 \\ 1 & \alpha & \alpha^2 & \dots & \alpha^{n-1} \\ 1 & \alpha^2 & (\alpha^2)^2 & \dots & (\alpha^2)^{n-1} \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ 1 & \alpha^{k-1} & (\alpha^{k-1})^2 & \dots & (\alpha^{k-1})^{n-1} \end{pmatrix} \quad \dots (17)$$

k 個のシンδροームが生成される、 S_0, \dots, S_{k-1} (これは前記実施例の時と同じ) 誤りが無い時には

特開昭58-161547(5)

$$T_i = R_i + e_i \quad \dots (13)$$

と書き e_i が誤りを示す。又シンδροーム生成回路10では次の4つのシンδροームが発生する

$$HR^T = \begin{pmatrix} 1 & \dots & 1 \\ 1 & \dots & \alpha^{n-1} \\ 1 & \dots & (\alpha^2)^{n-1} \\ \vdots & \vdots & \vdots \\ 1 & \dots & (\alpha^k)^{n-1} \end{pmatrix} \begin{pmatrix} R_0 \\ R_1 \\ \vdots \\ R_{n-1} \end{pmatrix} = \begin{pmatrix} S_0 \\ S_1 \\ S_2 \\ S_3 \end{pmatrix} \quad \dots (14)$$

ここで誤りが無い時には、 $e_i = 0$ となり $R_i = T_i$ なので $HR^T = 0$ となり、 $S_0 = S_1 = S_2 = S_3 = 0$ となる。

1つ誤りの時には $\alpha^i = S_1/S_0 = S_2/S_1 = S_3/S_2$ となり訂正できる。

2つ誤りの時には、次の4つのシンδροーム

$$\begin{aligned} S_0 &= e_i + e_j \\ S_1 &= \alpha^i e_i + \alpha^j e_j \\ S_2 &= \alpha^{2i} e_i + \alpha^{2j} e_j \\ S_3 &= \alpha^{3i} e_i + \alpha^{3j} e_j \end{aligned} \quad \dots (15)$$

が得られるので、誤りロケーション多項式

$$O(x) = x^2 + \alpha^i x + \alpha^j = (x + \alpha^i)(x + \alpha^j) \quad \dots (16)$$

を解く事で誤り位置 α^i, α^j が求められる。この α^i ,

$S_0 = S_1 = \dots = S_{k-1} = 0$ となり、また誤りがある数以上になると($E \geq E_0$)やはり、 $S_0 = \dots = S_{k-1} = 0$ となる事がある。

このシンδροームを使用して1つの誤りを訂正する時には前と同じ様に1つの誤りの時には $\alpha^i = S_1/S_0 = S_2/S_1 = \dots = S_{k-1}/S_{k-2}$ となり i に対応するデータの訂正が行なわれる。又、この訂正を行なった後のデータからふたたびシンδροームを生成すると必ず $S_0 = \dots = S_{k-1} = 0$ となる事に注意されたい。この1つの誤りを訂正する時にも誤りがある数以上になると誤って訂正を行なう事がある。この数の最小値を E_1 とする。ただし、1訂正を行なうときには必ず $\alpha^i = S_1/S_0 = \dots = S_{k-1}/S_{k-2}$ という関係が生じているため、誤って訂正した時にも訂正後のデータでシンδροームを生成すると $S_0 = S_1 = \dots = S_{k-1} = 0$ となるはずである。これらの事より誤って訂正した後の誤りの数は E_0 と同じかそれ以上の値になっているはずである。1個誤り訂正においては、誤りとみなしたデータを1つだけ訂正するので、誤って訂正した時にはもとも

- (1) 正しいデータでポインタ 0
 (2) " " " " " " 1
 (3) 誤ったデータで " " 0
 (4) " " " " " " 1

この4つの状態の出現確率をそれぞれ(1) $P(0,0)$, (2) $P(0,1)$, (3) $P(1,0)$, (4) $P(1,1)$ とすると任意の誤りの数 E とポインタの数 N における符号長 n の符号の取り得る確率が定まる。たとえば $E=0$, $N=0$ では符号はすべて(1)の状態となっているのでその確率は $P(0,0)^n$ となる。正しく訂正が行なわれる $E=2$ の時には、発生したエラー・ポジション a^i, a^j とポインタが2つとも一致しないというのは、検出されない誤りが必ず2ヶある時点で $P(1,0)^2$ という項が発生する。ところが一般には内部符号での検出能力はかなり高いものが多く $P(1,0)$ は非常に小さいと考えて良い、そのため、 $P(1,0)^2$ の発生はかなり小さいものとなり訂正を行なっても意味が無く訂正は行なわない方が有利である。ただし、ポインタの数 $N \leq 2$ では、必ずかくされた誤りがあるので、対応するデータ

く同じにできるはずである。つまり、 a^i, a^j が a^i, a^j 発生回路11から発生しない時(つまり訂正できない時)にもポインタと一致しないような a^i, a^j を発生するようにするか、一致判別回路13を強制的に2つとも不一致という状態にすれば後は同じ動作で済む。

発生したエラー・ポジション a^i, a^j とポインタが1つだけ一致する時は正しい訂正では ($E=2$), $N=1, 2, 3$ の第二項であり、ポインタの数が増えれば増えるほどその確率が小さくなる。誤った訂正が行なわれる時には ($E=3$), $N=4$ で

$$\binom{n}{4} \binom{4}{1} P(1,1)^2 P(0,1) P(0,0)^{n-4}$$

という項が発生し、 a^i, a^j のうちの一つが $P(0,1)$ に重なる事があるのでこの値が誤った訂正における最大値となる。当然 $N < 4$ でもその可能性はあるが必ず $P(1,0)$ の発生を伴うため確率的には小さくなる。($N=3$ では $P(1,1)^2$ という状態があるがこれは a^i, a^j が $P(1,1)$ に重なる事はない) このため、 $N \geq 4$ では訂正を行なわない方が有利となる。

ブロックがすべて誤りであるとしてこのかくされた誤りの通過を防ぐ必要がある。また $N \geq 3$ ($=E_0-2$) では、たとえば $N=3$ では $E=3$ の誤った訂正の可能性があり又、前に述べたように a^i, a^j は本来の誤りのところには重ならないので、この時には a^i, a^j はポインタに2つとも一致しない可能性が高くなり、内部符号で得られたポインタを最終的な誤り位置情報とするのが有利である。もちろん、対応するデータブロックすべて誤りとみなす方法も考えられるが、これでは、訂正能力が悪くなり、また、外部符号の復号はデインタリーブ後なのであまり、集中的に誤りをふやす方法は得策ではない。

又、ここで訂正が行なわれない時を考える。つまり条件を満足する a^i, a^j, e_i, e_j が発生しない時には当然訂正は行なわれないが $N \leq 2$ のところでは必ず検出されない誤りがあり、対応するデータブロックをすべて誤りとする必要がある。これは前のエラー・ポジション a^i, a^j とポインタが2つとも一致しない時と同じ動作で回路上ではまった

ただし、2つとも一致しない時にくらべて正しい訂正を行なう場合もすくなくないので内部符号で発生したポインタと a^i, a^j のORをとって最終的な誤り位置情報とした方が検出されない誤りの発生を防げる。(たとえば $N=4$ $\binom{n}{5} \binom{5}{2} \binom{2}{1} P(1,0) P(1,1) P(0,1)^2 P(0,0)^{n-5}$) $N < 4$ については訂正を行なった方が訂正能力は上がるが訂正を行なわない時には必ず検出されない誤り $P(1,0)$ が発生するので対応するデータブロックをすべて誤りとした方がこの $P(1,0)$ の誤りの通過を防げる。

a^i, a^j が2つともポインタに一致している時も同様に考えられ、 $N=5$ において

$$\binom{n}{5} \binom{5}{2} P(1,1)^2 P(0,1)^2 P(0,0)^{n-5} \quad (E=3)$$

という項が発生し、2つのエラー・ポジション a^i, a^j が2つの $P(0,1)^2$ に重なる可能性が発生する。当然 $N < 5$ の時にもその可能性はあるが $P(1,0)$ の発生が伴うので確率的には小さくなる。このため $N \geq 5$ では訂正を行なわないで内部符号で得られたポインタを最終的な誤り位置情報とし $N < 5$ で

は訂正を行なうとした方が有利となる。

以上より本発明では、外部符号で発生した2つのエラーポジション a^i, a^j が内部符号で得られたポイントの1と2つとも一致しない時には、ポイントの1の数を数え、その数が検出誤りを発生する誤りの数の最小値から2を減じた数と同じかそれ以上であれば、訂正を行なわないで内部符号で得られたポイントを最終的な誤り位置情報とし(以下copyと称す)、それ以下では対応するデータブロックをすべて誤りとみなし、1つだけ一致している時にはポイントの数が最小値から1を減じた数と同じかそれ以上であれば訂正を行なわないでポイントとエラーポジションのOR(以下ORと称す)をとり、それ以下では訂正を行ない2つとも一致している時にはポイントの数が最小値と同じかそれ以上ではポイントをcopyしそれ以下では訂正を行なう事で誤った訂正の発生を防ぐ事ができる。

上記においてももしさらに誤った訂正を防ぐのであれば1つだけ一致している時にも訂正を行なわ

ないでデータブロックをすべて誤りとみなした方が有利となるが、訂正能力は下がる。

上記において、第3図のように一致判別回路13の出力をカウンタ15に入力して2つとも一致していない時にはカウンタ15を2つUPさせ、1つだけ一致している時にはカウンタ15を1つUPさせ、2つとも一致しているときには何もしないようにしておく。制御回路16ではカウンタ15のカウント値を1通りだけ見ていればよい事となり(つまり検出誤りをおこす誤りの最小値)、コントロールがやさしくなる。

さらに実施例の場合には訂正できない時には、2つとも一致していない時と同じ動作をするので訂正できない時にもカウンタを2つUPする事で後の動作はまったく同じとなる。

さらに1つだけ一致している時にはポイントはORをとっているがヘッドを簡単にするにはただのcopyをした方が有利となる。しかし、その分検出能力は悪くなる。

上記実施例では、リード・ソロモン符号を考え

たがBCH符号のような単独でエラー訂正できる符号であれば使用できる。また、第1図にて示すようにインターリーブを施された符号を考えたが、第4図に示す如きマトリックス状の接続符号を用いても良い。

第4図の接続符号は、 $k_1 \times k_2$ 部分が2次元配置をもつ原ディジタル情報であり、この情報は先ず k_1 個のディジット(行)毎に k_2 個の情報ブロックに分けられる。この k_2 個の情報ブロックは、所定の符号化アルゴリズムに従って m_2 個の検査ブロックを付加して n_2 個のブロックに符号化され、ガロア体 $GF(2^k)$ 上の (n_2, k_2) 符号 c_2 が形成される。次に、各ブロックの k_1 ディジット毎に所定の符号に符号化され、 $GF(2)$ 上の (n_1, k_1) 符号 G が形成される。この符号 c_1 及び c_2 は夫々内部及び外部符号と称される。この符号 c_1, c_2 から接続符号が形成されるものであり、 $GF(2)$ 上の (n_1, n_2, k_1, k_2) 符号となる。

上記実施例と同様にリード・ソロモン符号でも

$$H = \begin{bmatrix} 1 & 1 & \dots & 1 & 1 \\ a^{n-1} & a^{n-2} & \dots & a & 1 \\ (a^k)^{n-1} & (a^k)^{n-2} & \dots & a^k & 1 \\ (a^k)^{n-1} & (a^k)^{n-2} & \dots & a^k & 1 \end{bmatrix} \quad \dots (18)$$

の如きものでも使用できる。この場合発生するエラー位置は a^{n-i}, a^{n-j} という形になる。

また、次の一般のリード・ソロモン符号でも可能である。

$$H = \begin{bmatrix} 1 & 1 & \dots & 1 \\ 1 & a & \dots & a^{n-1} \\ \vdots & \vdots & & \vdots \\ 1 & a^{k-1} & \dots & (a^{k-1})^{n-1} \end{bmatrix} \quad \dots (19)$$

$$H = \begin{bmatrix} 1 & a & a^2 & \dots & a^{n-1} \\ 1 & a^2 & (a^2)^2 & \dots & (a^2)^{n-1} \\ \vdots & \vdots & \vdots & & \vdots \\ 1 & a^k & (a^k)^2 & \dots & (a^k)^{n-1} \end{bmatrix} \quad \dots (20)$$

叙上の如く、本発明によれば内部符号で得られたポイントと外部符号で得られた誤り位置とが一致するか否かを判別し、かつポイントの数を数え

てその数で誤り訂正をコントロールすることにより、誤った訂正を防止することが可能となる。

4. 図面の簡単な説明



第1図はデータ伝送方式の概略ブロック図、第2図は本発明の実施例のブロック図、第3図は本発明の他の実施例の一部ブロック図、第4図は本発明に用いる符号形態を示す図である。

主要部分の符号の説明

- 5 ……内部符号の復号化回路
- 6 ……デインターリーブ回路
- 7 ……外部符号の復号化回路
- 8 ……ポインタ用レジスタ
- 9 ……データ用レジスタ
- 13 ……一致判別回路
- 15 ……カウンタ
- 16 ……制御回路

出願人 パイオニア株式会社

代理人 弁護士 藤村元彦



第4図

